(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-273799 (P2001 - 273799A)

(43)公開日 平成13年10月5日(2001.10.5)


(E1)1 + C17	28 m 27 E2	D.	1	• / 4 \
(51) Int.Cl. ⁷	識別記号	FI		*(多考)
G11C 29/00	6 7 5	G11C 29/00	675B	
	671		671B	
G 0 1 R 31/28		11/14	Z	
G11C 11/14		11/15		•
11/15		G 0 1 R 31/28	В	
	審查請求	未請求 請求項の数10 (OL (全 16 頁) 最	終頁に続く
(21)出願番号	特顧2001 - 28595(P2001 - 28595)	(71)出顧人 398038580		
•		ヒューレ	ット・パッカード・カン	ノベニー
(22)出顧日	平成13年2月5日(2001.2.5)	HEWLETT-PACKARD COM		
		PANY		
(31)優先権主張番号	09/498588	アメリカケ	合衆国カリフォルニア州	パロアル
(32)優先日	平成12年2月4日(2000.2.4)	ト ハノーパー・ストリート 3000		
(33)優先権主張国	米国 (US)	(72)発明者 フレデリ	ック・エー・ペルナー	
			合衆国カリフォルニア州	{94306.
			ルト、ラモナ・ストリー	•
		(74)代理人 10009962		, 525.
			奥山 尚一 (外2名)	•
			最	終頁に続く

(54) 【発明の名称】 磁気抵抗メモリアレイの自己試験システム

(57) 【要約】

【課題】 磁気抵抗メモリアレイ集積回路に適用可能な 組み込み自己試験システムを提供する。

【解決手段】 メモリアレイ102のピット線に連結 し、メモリアレイ102内の各メモリセル310、41 0の抵抗を試験し、その抵抗が所定の上限および下限内 にあるか否かを決定する第1の抵抗仕様試験回路10 8、300、400を含んでいる磁気抵抗メモリアレイ 集積回路用の組み込み自己試験システムを提供する。



【特許請求の範囲】

【請求項1】 メモリアレイのピット線に連結し、前記メモリアレイ内の各メモリセルの抵抗を試験し、その抵抗が所定の上限および下限内にあるか否かを決定する第1の抵抗仕様試験回路を含んでいる磁気抵抗メモリアレイ集積回路のための組み込み自己試験システム。

【請求項2】 前記抵抗仕様試験回路は、各メモリセルからそれぞれ生成した信号と、所定のメモリセル抵抗仕様の上限および下限を表す第1および第2の所定のタイミング信号とを比較する請求項1に記載の組み込み自己 10試験システム。

【請求項3】 前記抵抗仕様試験回路は、前記集積回路のセンスアンプ回路の一部をなすものであり、試験されているメモリセルを通る検出電流に従って電荷を集積するように配置した電荷集積回路と、集積素子から二値出力を提供できるように連結した閾値回路と、前記第1および第2の所定のタイミング信号に従って前記センスアンプの走査レジスタに前記二値出力を提供するために連結したスイッチング回路とを含んでいる請求項2に記載の組み込み自己試験システム。

【請求項4】 前記メモリアレイ内のメモリセルの行に連結し、前記メモリアレイの各行において短絡したメモリセルと開いた行アドレス指定線とを検出するように配置した第2の試験回路をさらに含んでいる請求項1から3のいずれか1項に記載の組み込み自己試験システム。

【請求項5】 前記第2の試験回路は、入力を提供するように前記メモリアレイの行に連結し、出力を提供するように任意の短絡セルまたは開いた行アドレス指定線を前記メモリアレイ内において検出するか否かを記録する行エラーフラグレジスタに連結しているワイヤードOR 30 回路を含んでいる請求項4に記載の組み込み自己試験システム。

【請求項6】 前記メモリアレイの走査レジスタに連結して所定のデータパターンをメモリアレイへと書き込み、該メモリアレイからデータを読み出し、前記読み出したデータと前記書き込んだデータとを比較するように配置した第3の試験回路をさらに含んでいる請求項1から5のいずれか1項に記載の組み込み自己試験システム。

【請求項7】 前記第3の試験回路をワイヤードOR回 40路を介して前記第1の試験回路に連結し、該試験回路の出力をエラーフラグ列レジスタに組み合わせる請求項6に記載の組み込み自己試験システム。

【請求項8】 メモリセルのアレイを有し、前記メモリセルは前記アレイの各行線と各列線との間にそれぞれ連結し、前記メモリセルに格納したデータを検出するためにセンスアンプが前記アレイの前記列線に連結しており、走査レジスタが、前記センスアンプから出力を受け取り、前記アレイ内の前記メモリセルに入力を提供するように連結している磁気抵抗ランダムアクセスメモリ

2

(MRAM)集積回路用の組み込み自己試験システムであって、

前記センスアンプのそれぞれに連結し、前記メモリアレイ内の各メモリセルの抵抗を試験して、該抵抗が所定の 上限および下限内にあるか否かを決定する抵抗仕様試験 回路を含む第1の試験回路と、

前記メモリアレイの行線に連結し、前記アレイの各行に おいて短絡したメモリセルと開いた行アドレス指定線と を検出するために配置する第2の試験回路と、

前記メモリアレイの前記走査レジスタに連結して所定の データパターンをメモリアレイに書き込み、該メモリア レイからデータを読み出し、前記読み出したデータと前 記書き込んだデータとを比較するために配置する第3の 試験回路とを含んでなる組み込み自己試験システム。

【請求項9】 前記抵抗仕様試験回路は、各メモリセルそれぞれに対応する前記センスアンプにおいて生成する試験信号と所定のメモリセル抵抗仕様の上限および下限を表す第1および第2の所定のタイミング信号とを比較し、前記アレイ内のメモリセルについての試験信号が第1および第2の所定のタイミング信号の限度外にある場合にはエラーフラグ信号を生成する請求項8に記載の組み込み自己試験システム。

【請求項10】 前記抵抗仕様試験回路は、試験下のメモリセルを通る検出電流に従って電荷を集積するように配置した電荷集積回路と、集積素子から二値出力を提供するように連結した閾値回路と、前記第1および第2の所定のタイミング信号に従って前記走査レジスタに前記二値出力を提供するように連結したスイッチング回路とを含んでいる請求項9に記載の組み込み自己試験システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ回路の試験に関し、特に、磁気抵抗メモリ(magneto-resistive me moryあるいはMRAM)アレイのための組み込み自己試験回路に関する。

[0002]

【従来の技術】大規模かつ複雑な集積回路の製造において重要な考慮すべき問題の1つとして、回路のテスト容易性がある。集積回路に影響を及ぼしうる製造時の傷や不精密性のため、製造した回路を使用のために出荷する前に試験可能であることが重要であり、これにより欠陥のあるICを破棄し、場合によっては修正することができる。このような試験は外部回路によって行うことが多いが、テスト回路がICに含まれる場合には試験の効率を増大できる。これは、組み込み自己試験回路と呼ばれる。

【0003】以下に参照する文献は、大規模集積回路における組み込み自己試験用のいくつかの技法を記載している。

1. M. AbramoviciらのDigital Systems Testing and Testable Design、Chapter 9:「Design for testability」(Rockville、MD、Computer Science Press、1990年)

2. E. B. Eichelberger & T. W. Williamsの「A Logic Design Structure for LSI Testability」(Journal of Design Automation and Fault Tolerant Computing. Vol. 2. pp165 - 178、1978年5月)

3. 5. Dasquptaらの「A variation of LSSD and its I mplementation in Design and Test Pattern Generatio 10 n in VLSI」(Proc. IEEE ITC, 1982, pp63-66)

【0004】メモリ回路の組み込み自己試験は、大規模メモリアレイの試験には多数の試験ベクトルを必要とする場合があり、これを外部回路で行うにはかなりの試験時間が伴うので特に有利なことがある。DRAMおよびSRAM等のメモリアレイに有用な試験手順の1つはパターン試験と呼ばれるものであり、所定パターン(例えば、チェッカーボードパターン)のデータをアレイに書き込んでからアレイを読み出して、読み出したデータと書き込んだパターンとが一致するか否かを決定する。【0005】

【発明の解決しようとする課題】開発されている新しい形態のメモリアレイは、磁気ランダムアクセスメモリ (MRAM) と呼ばれ、多数のギガビットの記憶容量を有するアレイ内に製造される潜在的可能性を有する。MRAMの素子およびアレイの構造やアレイおよびそのデータI/O構造のサイズのため、SRAMおよびDRAMに対して開発した組み込み自己試験回路は、MRAMには適用不可能であるか不十分である。

[0006]

【課題を解決するための手段】本発明の原理によれば、メモリアレイのピット線に連結し、メモリアレイ内の各メモリセルの抵抗を試験し、その抵抗が所定の上限および下限内にあるか否かを決定する第1の抵抗仕様試験回路を含んでいる組み込み自己試験システムを提供する。

【0007】好ましくは、抵抗仕様試験回路は、各メモリセルのそれぞれから生成する信号と、メモリセル抵抗 仕様の所定の上限および下限を表す第1および第2の所 定のタイミング信号とを比較する。

【0008】本発明の好ましい形態において、抵抗仕様 40 試験回路は、集積回路のセンスアンプ回路の一部をなすものである。抵抗仕様試験回路は、試験下のメモリセルを通る検出電流に従って電荷を集積するように配置した電荷集積回路を含みうる。集積素子から二値出力を提供するために閾値回路を連結し、第1および第2の所定のタイミング信号に従ってセンスアンプの走査レジスタに二値出力を提供するためにスイッチング回路を連結することができる。そして、メモリセルが抵抗仕様試験に合格または不合格であるかを示すために、走査レジスタのコンテンツを使用する。 50

4

【0009】第2の試験回路は、メモリアレイにおけるメモリセルの行に連結し、アレイの各行において短絡したメモリセルおよび開いた(opened)行アドレス指定線を検出するために配置することができる。好ましくは、第2の試験回路は、入力を提供するためにメモリアレイの行に連結し、出力を提供するために任意の短絡セルまたは開いた行アドレス指定線がメモリアレイにおいて検出するか否かを記録する行エラーレジスタに連結するワイヤードOR回路を含む。

【0010】メモリアレイの走査レジスタに第3の試験 回路を連結し、所定のデータパターンをメモリアレイに 書き込み、メモリアレイからデータを読み出し、読み出 したデータと書き込んだデータとを比較するように配置 する。

【0011】本発明の好ましい形態において、第3の試験回路は、ワイヤードOR回路を介して第1の試験回路に連結し、その出力をエラーフラグ列レジスタに組み合わせる。エラーフラグ列レジスタは、メモリアレイにおける各行について、第1および第3の試験回路によって検出されたエラーの数を記録し、各行毎のエラーの数が所定の許容される数よりも大きいか否かを決定する。

【0012】本発明によれば、メモリセルのアレイを有 し、メモリセルはアレイの各行線と列線の間にそれぞれ 連結し、メモリセルに格納したデータを検出するためセ ンスアンプがアレイの列線に連結し、走査レジスタがセ ンスアンプから出力を受け取り、アレイ内のメモリセル に対して入力を提供するように連結する磁気抵抗ランダ ムアクセスメモリ(MRAM)集積回路用の組み込み自 己試験システムも提供する。組み込み自己試験システム は、メモリアレイ内の各メモリセルの抵抗を試験してそ の抵抗が所定の上限および下限内にあるか否かを決定す るため、各センスアンプに連結した抵抗仕様試験回路を 含む第1の試験回路を含んでいる。この場合の組み込み 自己試験システムは、短絡したメモリセルおよびアレイ の各行における開いた行アドレス指定線を検出するた め、メモリアレイの行線に連結した第2の試験回路も含 む。この形態の組み込み自己試験システムは、メモリア レイの走査レジスタに連結し、所定のデータパターンを メモリアレイに書き込み、データをメモリアレイから読 み出し、読み出したデータと書き込んだデータとを比較 するように配置した第3の試験回路をさらに含んでい

【0013】組み込み自己試験システムの好ましい形態は、第1と第2と第3の試験回路を制御し、メモリアレイに対する第1と第2と第3の試験を実行するため連結した試験状態マシン回路をさらに含んでいる。

【0014】好ましくは、第1および第2の所定のタイミング信号を、前記試験状態マシン回路によって生成する。

50 【0015】本発明の別の形態によれば、メモリセルに

格納したデータを検出するセンスアンプを少なくとも1つ含むメモリセルのアレイを備える磁気抵抗ランダムアクセスメモリ (MRAM) 集積回路用の組み込み自己試験性能を与える方法を提供する。本方法は、センスアンプを使用し、アレイ内のメモリセルを通る検出電流を表す電流信号を生成するステップと、電流信号を時間集積し、それに閾値を適用して二値出力を提供するステップと、第1および第2の時間で二値出力をサンプリングするステップと、第1および第2のサンプリングした二値出力に基づいて所定の抵抗仕様外のメモリセルを登録す 10るステップとを含んでなる。

【0016】本発明の好ましい実施形態は、従来技術に 優るいくつかの利点を提供する。例えば、従来のメモリ 試験は、各チップの試験にかなりの時間を要し、その結 果としてMRAM試験のコストが比較的高くなる。試験 時間を低減するために、SRAMおよびDRAMチップ に見られる組み込み自己試験を用いることができるが、 これはパターン試験に限られ、MRAMアレイの特別な 試験条件を考慮していない。本発明のこの実施形態は、 MRAMデータのブロック編成を利用する広範な組み込 20 み自己試験の特徴を引き出す、MRAMアレイに見られ るデータ書き込みおよびデータ読み出しのセンス回路を 利用する。エラーの数がECC修正可能であるか、また はデータの行全体を不良とマークする必要があるかを決 定するために使用可能な単一ビットエラーデータを格納 するために、走査データ I/Oレジスタを使用する。本 発明における回路は、単純な組み込み「試験」状態マシ ンを用いて動作する場合、完全な範囲のテストおよび有 効なMRAMアレイ試験に関するエラー報告を提供す る。組み込み自己試験は、製造業者による試験において 30 行っても、および/またはユーザが再フォーマット化の 手順中に繰り返してもよい。

【0017】本発明は、添付図面を参照しつつ、好ましい実施形態の説明を通して、例としてのみ本明細書により詳細に説明する。

[0018]

【発明の実施の形態】本明細書は、メモリ回路を試験するための方法および装置を記載する。以下の説明において、説明目的のために、特定の用語および特定の実施形態の詳細を、本発明の完全な理解を提供するために記載 40 する。しかし、当業者には、これら特定の詳細が本発明の実施に必要ないことが明白であろう。

【0019】MRAMシステム100は、図1においてブロック図形態で示され、MRAMアレイ102と、本発明の実施形態による組み込み自己試験回路とを含んでいる。行のワイヤードOR試験回路106は、アレイ102内のメモリ素子の各行の出力線に連結し、既知の様式で行アドレスデコーダ104が出力線をアドレス指定する。アレイ102に連結する列試験回路は、108に示され、ハイノロー抵抗仕様テスタと、パターン試験回50

6

路と、列ワイヤードOR出力とを含んでいる。列試験回路108は、列エラーカウンタ110に出力を提供するように連結する。行試験回路106と列試験回路108と列エラーカウンタ110とをすべて、試験機能状態マシン112に連結し、試験機能状態マシン112をまた、行アドレスデコーダ104のイネーブル制御に連結する。本発明の好ましい実施は、広範囲にわたるMRAMメモリアレイ用の組み込み自己試験システムの形成に利用することが可能ないくつかの態様を組み込む。好ましい実施形態の様々な態様については、以下に詳細に説明し、これから、図1の回路の機能のより深い理解が確認できる。

【0020】開いた行および短絡したMRAM素子について試験するための簡略化した回路200を図2に示す。回路200は、それぞれ各列制御線204と行制御線206の間に連結する磁気抵抗メモリ素子210の格子を含むMRAMアレイ202の一部を示す。それぞれ電圧出力 V_{n-1} と、 V_{n} と、 V_{n+1} とを有し、行「n-1」と、「n」と、「n」と、「n+1」と呼ばれる3つの行を図2のアレイ部分202に示す。行制御線206は、各電流制限スイッチ212を介して制御可能に接地可能な入力を有する。一度に1つのスイッチ212を選択的に短絡するように動作可能な行アドレス入力214に従ってスイッチ212を制御する。列制御線204には、電圧源VHCを供給する。

【0021】各ワイヤードOR回路トランジスタ216の制御ゲートを、各行制御線206からの行電圧出力 (V_{n-1} 、 V_n 、 V_{n+1})を受け取るように連結する。本 例でのワイヤードORトランジスタは、それぞれ電圧源 VH_ts tに連結したドレインを有するpMOSトランジスタを含んでいる。ワイヤードORトランジスタ 216のソース端子を、一般に、Short Test Clk信号が制 御するゲートを有する長チャネルトランジスタのような 負荷トランジスタ 218のソースにおいて出力 208に連結する。ワイヤードOR出力 208もまた、選択スイッチングトランジスタ 220を介して行エラーフラグレジスタ 220 もまた、Short Test Clk信号が制御する。

【0022】 211に示すもの等、短絡したメモリセルを検出するための回路 200 の動作について次に説明する。アレイ 202 の各行を、次に、行アドレス入力を使用して、対応する電流制限スイッチ 212 を切り替え、行制御線 206 を接地することで選択する。行選択は、ワイヤードOR試験回路の出力を制御するShort TestClk入力信号を用いて調節する。行を選択すると、良好な行が行電圧出力(例えば、 V_{n+1})をプルダウンし、ロジック「1」電圧をワイヤードOR出力 208 において提示し、行エラーフラグレジスタ 222 に渡す。これは、良好な行における各メモリセルは、VHC列電圧が行制御線に現れない十分な抵抗を有するためである。行

を非常に抵抗の低いMRAMセル (例えば、211で示 す短絡したMRAMセル)に接続する場合、行電圧(V n) を、対応するワイヤードORトランジスタ216が 「オフ」のままであるように、エラー試験レベルより下 にはプルダウンしない。この場合、ロジック「0」の電 圧を行エラーフラグレジスタ222に渡す。選択してい ない行は、ワイヤードOR出力回路を行アドレスデコー ダが選択した行に対してのみ作用するように、高電圧 (~VHC) のままである。行エラーフラグレジスタ2 22は、試験した各行毎にワイヤード〇尺試験回路出力 10 の記録を格納し、例えば、Short Test Clk信号が各行毎 にシフトするシフトレジスタとして構築することが可能 である。このように、行エラーフラグレジスタは、短絡 したメモリセルを有する行を示すエラーフラグ出力22 4を提供できる。上記機能説明から明白なように、回路 200はまた、開いた (例えば、断続した) 行線を検出 する。例えば、図2において209に示すように、開い た欠陥行線を検出するために、短絡したメモリセル21 1を検出するような上記と同じ技法を使用できる。

【0023】図3に示す回路300は、ハイ/ローMR 20 AM素子抵抗試験回路302.と共に、トリプルサンプル センスアンプ回路304を示す。図4は、ハイノローM RAM素子抵抗試験回路402と共に、シングルサンプ ルセンスアンプ404を有する回路400を示す。試験 回路302および402は、メモリ素子データ検索プロ セスの設計仕様外である、例えば、センスアンプ回路が 扱うことのできるメモリ素子抵抗値の範囲外であるMR AM素子抵抗値を検出するように設計する。MRAM素 子の抵抗に依存する時間信号を生成することにより回路 を動作する。試験支援回路(例えば、図1に示す試験有 30 限状態マシン回路112)が供給する参照時間信号とM RAM素子の時間信号とを比較する。MRAM素子の抵 抗値が低すぎる場合、「ロー」試験参照時間信号と「ロ 一」抵抗素子が生成する時間信号とを比較することで検 知される早い遷移を有する。反対に、MRAM素子の抵 抗値が高すぎる場合、「ハイ」試験参照時間信号と「ハ イ」抵抗が生成する時間信号とを比較することで検出さ れる遅い遷移を有する。「ハイ」および「ロー」試験の 結果を、MRAMセンスアンプの一部である走査レジス 夕に格納する。試験のマージンは、MRAMセンスアン 40 プが故障する抵抗値を有するMRAM素子を選別するよ うに設定できる。回路300および400の動作につい ては、以下により詳細に説明する。

【0024】図3を参照して、図示の回路300は、MRAMセル310からのデータを検出するためのセンスアンプ回路304を含む。MRAMセル310を、コンデンサ312と並列なMRAM抵抗R_MRAM311が表している。MRAMセル310は、センスアンプ回路の観点からは単一のセルを表すが、抵抗311と特にコンデンサ312との実際の値は、セルの大きなアレイ50

R

の部分であるセルによって影響を受ける。MRAMにつ いての典型的な記憶技術の応用において、抵抗R_MR AM311は約1MΩの公称値を有し、コンデンサ31 2は0.5pFのオーダーを有しうる。MRAMセル3 10の一端を、Vcolとラベルするノードにおいてセン スアンプ回路に連結し、セル310の他端には、センス 電圧 V senseを供給する。 V col ノードは、電流ミラート ランジスタ (current mirror transistor) 314およ び316と、演算増幅器318とを含む比較したトラン ジスタ電流ミラー回路の入力側にある。特に、トランジ スタ314のドレインを、ノードVcolに連結し、ソー スを接地する。トランジスタ314のゲートを、トラン ジスタ316のゲートに連結し、トランジスタ316の ドレインおよびソースを、VIとラベルするノードと接 地にそれぞれ連結する。演算増幅器318を、負の入力 ノードが V colに連結し、出力を電流ミラートランジス・ タ314、316のゲートに連結した状態で、R_re f 信号を正の入力ノードへの入力として使用して、電流 ミラー回路にドレイン電圧制御を提供する。実際には、 MRAMセルを精密に検出するため、入力電圧Vsense は非常に小さく、例えば0.5ボルトのオーダーであ り、セルの反対側のVcolノードにおける電圧を、R_ ref入力を使用して、接地電位に近いレベルに保持す る。電流ミラー回路の機能はノードVIからのトランジ スタ316を通る電流を保持することであり、この電流 はノードVcolからトランジスタ314を通る電流と同 じ(またはその既知の係数(factor))である。このよ うに、トランジスタ316を通る電流を、MRAMセル の抵抗311の測定として使用できる。

【0025】p型トランジスタ320を、ノードV」と供給電圧VDDの間に連結し、リセット信号が制御する。図において回路部分322と332と342と、抵抗試験回路302とに示している4つの回路の分岐もまた、ノードV」に連結する。回路部分322と324と326とは、トリプルサンプルセンスアンプ回路304の一部を形成し、回路302は、上述した組み込み自己試験の目的で含まれるMRAM素子ハイ/ロー抵抗試験回路を含む。明確にするため、トリプルサンプルセンスアンプ回路の動作について説明して、試験回路302の動作をより良く理解する。

【0026】回路部分322と、332と、342とは、サンプル信号回路(322)と、サンプル「1」回路(332)と、サンプル「0」回路(342)とも呼ぶことができる。サンプル信号回路322は、ノードV」と信号集積ノードの間にパストランジスタ324を連結する。パストランジスタ324を、サンプル信号入力が制御する。サンプル信号回路322はまた、信号集積ノードと接地の間に信号保持コンデンサ326を連結し、トランジスタ324およびコンデンサ326は共に、電圧集積およびサンプル/保持回路として動作でき

【0027】サンプル信号回路322の集積ノードを、 シフトトランジスタ328を介して演算増幅器350の 正の入力に連結する。同様に、回路部分332および3 42の集積ノードを、各シフトトランジスタ338およ び348を介して演算増幅器350の負の入力に双方と も連結する。シフトトランジスタ328と338と34 8とは、共通に、比較器シフト信号が制御する。 演算増 幅器を、その出力をシフトレジスタ354に別のシフト トランジスタ352を介して連結する。演算増幅器35 0の出力を、コンパレータクロック入力信号が制御し、 シフトトランジスタ352は、レジスタ出力シフト信号 20 が制御する。シフトレジスタ354は、既知の様式で接 続した、弱フィードバック (weak feedback) 連結した インバータ356および358を含み、演算増幅器35 0からの出力を格納するように設けられる。基本的に、 演算増幅器3.50は、正および負の入力によって存在す る信号レベル間のコンパレータとして動作し、それに従 って、レジスタ354を検出したMRAMセルの状態を 示す「1」または「0」の状態にする出力を提供する。 これについては、さらに詳細に後述する。

【0028】トリプルサンプルセンスアンプ回路304は、検出手順中にMRAMセルに格納したデータを破壊するデータ破壊回路である。したがって、データを検出した後、データをMRAMアレイに保持すべき場合には、データを検出したセルに書き戻すべきである。

【0029】センスアンプ動作の初期リセットフェーズ中に、トランジスタ320をオンにするために、リセット信号を加え、これが効果的にノードVIを供給電圧VDDに引き上げる。このとき、サンプル信号入力がトランジスタ324のオンを表明(assert)する。これにより、集積および保持コンデンサ326をVDDに充電で40きる。リセットトランジスタ320は、集積コンデンサを充電可能とするために、ある時間期間オンに保たれ、また、これは、MRAMアレイをアドレス指定して、選択したMRAMセル310を通る電流が定常状態(数マイクロ秒まで)に達することが可能になる間に達成できる。次に、リセットトランジスタ320を、センスアンプ動作の第1の、信号サンプリングフェーズのためにオフにする。リセットトランジスタ320は、サンプリング動作全体にわたってオフのままである。

【0030】センスアンプのサンプリング動作の第1の 50

10

フェーズ中、サンプル信号入力を、所定のサンプリング 期間オンに保持する。このとき、トランジスタ316を 通る電流は、検出しているMRAMセルを通る電流を反 映する定常状態に達している。MRAMセル310を通 る電流は、勿論、その抵抗に依存し、この抵抗をセルに 格納しているデータの状態が支配する。例えば、データ 「0」をMRAMセルに格納している場合、抵抗値R_ MRAMは抵抗値のメジアンよりも比例的に高い(例え ば、5%から20%の量)。トランジスタ316を通る 電流はR_MRAM抵抗に依存しており、したがって、 MRAMセルが「0」を格納している場合よりも「1」 を格納している場合により大きくなる。リセットトラン ジスタ320をオフにし、サンプル信号トランジスタ3 24をオンにした状態で、コンデンサ326からトラン ジスタ316を通る電流を引き出す。このように、コン デンサ326は、パストランジスタ324をオフにする までのサンプリング期間中に、トランジスタ316を介 して引き出した電流を集積する。トランジスタ324が オフの状態で、集積した電圧レベルは、コンデンサ32 6が保持し、MRAMセル310に格納しているデータ を表す。

【0031】コンデンサ326における電圧レベルがデータ「1」またはデータ「0」のいずれを表すかを決定するために、トリプルサンプルセンスアンプが比較電圧を生成する。「1」をMRAMセル310に書き込み(それによって、先に格納していたデータを破壊する)、R_MRAM抵抗値をサンプリングしてから、セルに「0」を書き込んで再びサンプリングすることで比較電圧を生成する。既知の「1」および「0」のセル状態から得られるサンプルを、「平均」値に組み合わせ、これを使用して、信号サンプルとの比較を行う。その手順については、以下にさらに詳細に説明する。

【0032】センスアンプのサンプリング動作の第2のフェーズ中に、データ「1」をMRAMセル310に書き込む。次に、サンプル "1"信号を表明して、集積コンデンサ336をVDDに充電するためトランジスタ320がオンであるリセット期間中、トランジスタ334をオンにし、そして、続くサンプリング期間でもオンのままにする。サンプリング期間中、コンデンサ336は、ミラートランジスタ316を介して引き出した電流を集積するため、コンデンサ336の結果得られる電圧レベルは、既知の「1」状態のR_MRAM抵抗を表す。トランジスタ334を第2のフェーズサンプリング期間の終わりにオフにすると、「1」電圧をコンデンサ336が保持する。

【0033】同様に、センスアンプサンプリング動作の第3のフェーズ中に、データ「0」をMRAMセル310に書き込む。次に、サンプル「0」信号を表明して、集積コンデンサ346をVDDに充電するためトランジスタ320がオンであるリセット期間中、トランジスタ

344をオンにし、そして、続くサンプリング期間でもオンのままにする。サンプリング期間中、コンデンサ346はミラートランジスタ316から引き出された電流を集積するため、結果としてコンデンサ346上の電圧レベルは既知の「0」状態のR_MRAM抵抗を表す。トランジスタ344を第3のフェーズサンプリング期間の終わりにオフにすると、「0」電圧をコンデンサ346が保持する。

【0034】3つのサンプリングフェーズ後、集積および保持コンデンサ326と336と346とは、MRA 10 Mセル310の検出した元の格納しているデータと、既知の検出したデータ「1」と、既知の検出したデータ「0」とを表す電圧レベルをそれぞれ保持する。そして、パストランジスタ328と338と348とを、比較器シフト信号を表明することでオンにする。回路部分332および342の出力を、演算増幅器350の負の入力ノードに共に連結するため、比較器シフト入力の表明した後に結果的に得られる電圧レベルは、既知の「1」および既知の「0」の電圧レベルの「平均」であ

る。この「平均」電圧レベルは、VR/2と呼ばれ、信 20

号集積および保持コンデンサ326が格納する電圧はV

sigと呼ばれる。

【0035】比較器クロック入力を演算増幅器350に すると、演算増幅器350は、入力VsigおよびVR/ 2の比較を表す出力を提供する。例えば、信号電圧レベ ルVsigが「平均」電圧レベルVR/2よりも大きい場 合、演算増幅器350の出力は比較的高電圧である。反 対に、VsigがVR/2よりも小さい場合、演算増幅器 の出力は比較的低い。次に、レジスタ出力シフト信号を 表明し、トランジスタ352をオンにすることで、演算 30 増幅器350の出力がレジスタセル354をドライブ可 能にする。したがって、演算増幅器350の出力が比較 的低い場合、レジスタセルは、データ「1」を格納する (レジスタセル出力Reg_outはインバータ356の出力 にある)。演算増幅器350の出力が比較的高い場合、 レジスタセル354に格納した出力はデータ「0」であ る。レジスタセル354の構造は、格納した値が、弱フ ィードバックインバータ358によってインバータ35 8に打ち勝つレジスタへの入力を提供するまで残るよう にするものである。

【0036】ハイ/ローMRAMセル抵抗試験回路30 2もまた、ノードVIに連結し、トランジスタ316を 通る電流を反映したものを入力として使用する。試験回 路302は、図1において参照する試験FSM回路11 2から供給する2つの入力を使用して動作する。第1の 入力は、パストランジスタ360を制御する列テスト可 能信号である。パストランジスタ360は、試験回路3 02をノードVIに連結し、また、選択的に試験集積お よび保持コンデンサ362をノードVIに接続または接 続解除するように列テスト可能信号によって制御可能で50 12

ある。トランジスタ360とコンデンサ362との集積 および保持動作は、概して回路部分322、332、3 42の同等機能の動作と同様である。しかし、試験回路 302は、回路部分322、332、342とは別個に 動作するため、トランジスタ360を、センスアンプサ ンプリング機能が試験回路302の動作を妨害しないよ うに、サンプリングパストランジスタ324、334、 344(および逆の場合も同様)の排他のためにオンに する。

【0037】試験回路302は、一方はセルの抵抗R MRAMが高すぎるか否かを決定し、他方はそれが低す ぎるか否かを決定するためのものである2つの別個のフ エーズにおいて動作する。試験回路302の動作の本質 は、トランジスタ316を通る電流による充電集積が所 定の電圧レベルに達するのに要する時間と、所定の制限 時間との比較である。インバータ364を、コンデンサ 362の集積ノードに連結し、所定の電圧レベルを設定 する閾値デバイスの形態で動作する。インバータ364 の出力を、パストランジスタ366を介して、比較結果 を格納するために使用するシフトレジスタセル354に 連結する。パストランジスタ366への入力信号列テス トリファレンスを、上記所定の時間制限を適用するため に使用する。リセットトランジスタ368は、レジスタ セル354への入力ノードと接地との間に連結され、例 えばレジスタセル354を試験開始時の既知の状態に初 期化するためにトランジスタ320に使用される逆リセ ット信号によって制御できる。

【0038】試験回路302の第1の試験フェーズ中 に、リセットおよび列テスト可能信号をまず表明し、そ れによってコンデンサ362を供給電圧VDDに近いレ ベルに充電できる。次に、リセットトランジスタマ20 をオフにして、コンデンサ362にわたる電圧が、トラ ンジスタ316を通る電流(測定している抵抗M_MR AMに反比例する)に従って電荷を集積可能になる。 般に、抵抗R_MRAMが比較的低い場合、インバータ 364の入力における電圧は、電荷集積中に、R_MR AMが比較的高い場合よりもはやくインバータ切り替え 閾値に達する。第1の試験フェーズは、インバータの出 カにより、遷移がはやくなりすぎる(R_MRAM値が 低すぎることを示す)か否かを決定することである。第 2の試験フェーズは、インバータの出力により、遅くな りすぎる前に遷移する(R_MRAM値が高くなりすぎ ないことを示す)か否かを決定する。第2の試験フェー ズを、MRAMセルが最初のフェーズの試験をパスした 場合にのみ実行する。試験手順のより良い理解を得るに は、試験回路302からの関連信号レベルの相対的なタ イミングを示すタイミング図である図5を参照すること が有用である。

【0039】図5は、相対的なタイミングを示すいくつかの電圧信号表現を示している。入力リセット信号を5

02に示し、MRAMアレイアドレス指定入力を504に示し、列テスト可能入力を506に示している。仕様制限内にあるインバータ364の出力Comp_outの遷移についての時間範囲を508に示している。時間範囲の終端は時間 t_L であり、試験中に所与のMRAMセルについてのComp_outの遷移が t_L 前に発生すると、そのセルは低すぎる抵抗R_MRAM値を有するものと考慮される。時間範囲の始端は時間 t_H であり、試験中に、所与のMRAMセルについてComp_outの遷移が t_H 後に発生すると、そのセルは高すぎる抵抗_MRAM値を有する 10 ものと考慮される。

【0040】R_MRAMが低すぎるか否かを試験するために、510で示すように、トランジスタ366が時間 t_1 においてオフになるように、列テストリファレンス信号を制御する。この場合、トランジスタ366を、図に示すように時間 t_1 の前の期間オン状態に保持する。列テストリファレンスを表明する時間の長さは、インバータ364の出力 t_1 0mp_outがレジスタセル t_2 54をドライブするのに十分なだけ必要である。

【0041】試験のこのフェーズに従って、抵抗R_M 20 RAMが特定の範囲内にある場合、以下の作用が発生する。

- i) トランジスタ314および316を通る電流は許容 範囲内にある。
- ii)コンデンサ362の集積ノードにおける電圧は、 許容するレートでVDDから減少する。
- i~i~i~) インバータ出力 $Comp_out$ を、時間 t L前にローからハイにドライブせず、そのため、
- i v) 時間 t $_{L}$ に続くレジスタセル354に格納する値は、トランジスタ368を使用して予め設定した値と同 $_{30}$ じままであり(すなわち、時間> t $_{L}$ の場合、 $_{Reg_out}=$ 「1」)、
- v) トランジスタ366を時間 t_1 においてオフにするため、 t_1 後にComp_outに発生するいずれの遷移もレジスタ出力Reg_outに影響を与えない。

したがって、特定の下限よりも高い抵抗値 R_MRAM を有する MRAM を有する MRAM を有する MRAM との場合、列テストリファレンス信号をローにドライブした後(すなわち、 t_L 後)は、レジスタセル出力 Reg_out は「1」である。 MRAM を有する場合の $Comp_out$ 40 および Reg_out を表す信号表現例を、 512 および 51 4にそれぞれ示している。

【0042】最初の試験フェーズにおいて、MRAMセル抵抗が高すぎる場合に許容可能なセルとしての同じ試験出力を得る。したがって、MRAMセルが最初のフェーズにおける試験にパスした場合、R_MRAMが高すぎるか否かを決定するために、第2のフェーズ試験を実行する必要がある。MRAMセルが最初のフェーズ試験に失敗した場合には、セルはすでに失敗しており、かついかなる場合であっても髙すぎる抵抗および低すぎる抵50

14

抗のどちも持ちえないため試験を続ける必要はない。しかし、手順の一貫性のために、第2のフェーズ試験をとりあえず実行し、その結果を無視してもよい。

【0043】一方、抵抗R_MRAMが特定の範囲より も低い場合、以下の作用が発生する。

- i) トランジスタ314および316を通る電流は、許容できるものよりも高い。
- ii)コンデンサ362の集積ノードにおける電圧は、 許容するレートよりも速くVDDから減少する。
- i i i) その結果、インバータ出力Comp_outを、下限時間 t L前にローからハイにドライブし、そのため、
- iv)パストランジスタを時間 tlにおいて閉じる前に、レジスタセル354への入力を、開いたパストランジスタ366を介してハイにドライブし、
- v)トランジスタ366を時間 t_1 においてオフにした後、レジスタ出力 Reg_out は、予め設定した「1」の値とは異なる「0」である。

したがって、特定の下限よりも低い抵抗値 R_MRAM を有するMRAMセル3 1 0 の場合、列テストリファレンス信号をローにドライブした後(すなわち、 t_L 後)は、レジスタセル出力 Reg_out は「0」である。MRAMセルが下限仕様に見合わない抵抗を有する場合の $Comp_out$ および Reg_out を表す信号表現例を、516および 518にそれぞれ示している。

【0044】 R_MRAMが高すぎるか否かを試験するために、列テストリファレンス信号を、520で示すように、トランジスタ366が時間 t_H においてオフになるように制御する。この場合、トランジスタ366を、図に示すように時間 t_H の前の期間オン状態に保持する。列テストリファレンスを表明する時間の長さは、インバータ364の出力 t_0 0mp_outがレジスタセル t_0 54をドライブするのに十分なだけ必要である。

【0045】第2のフェーズ抵抗仕様試験について、MRAMセルの抵抗が仕様上限よりも低い場合、Comp_out信号の遷移は、522に示すように、 t_L から t_H の時間期間内で発生する。次に、列テストリファレンス信号 520 を表明している間、インバータ出力は 524 に示すように、最初はハイであるレジスタセル 354 のReg_out出力をロー(「0」)レベルにドライブする。抵抗が高すぎるMRAMセルの場合、Comp_outの遷移は、パストランジスタ 366 がオフになる前には発生しないため、その場合Reg_outはハイ(「1」)レベルのままである(図50526 および 528 参照)。その結果、高すぎる抵抗を有するMRAMセルは、第207ェーズ試験後にReg_out = 「1」を戻す。一方、特定した下限よりも低い抵抗を有するMRAMセルは、Reg_out = 「0」という第207ェーズ試験結果を戻す。

【0046】第1および第2のフェーズ試験を組み合わせて、第1の試験結果が $Reg_out(1) = 「<math>1$ 」を戻し、かつ第2の試験結果が $Reg_out(2) = 「<math>0$ 」を戻す場合にの

み、MRAMセルを許容可能な抵抗を有するものと判定できる。他の組み合わせの第1および第2のフェーズ試験結果はすべて、試験下のMRAMセルの抵抗値が、許容可能な抵抗仕様外であるために受け入れられないことを示している。試験結果は、試験FSM112(図1)によって、または単純なロジック回路(図示せず)を使用し、所定の許容可能な結果と比較できる。MRAMアレイの所与の列におけるセルについての試験結果もまた、図1に示す列エラーカウンタ110がカウントすることができる。

【0047】図4は、ハイおよびロー抵抗仕様試験のための対策(provision)を含むシングルサンプルMRA Mセンスアンプ回路400を示している。シングルサンプルセンスアンプ回路の基本的な動作は、検出しているMRAMセルと比較するために使用する予め設定した許容範囲を有するリファレンス回路に依存する。回路400の詳細な動作について、以下に説明する。

【0048】シングルサンプルセンスアンプ回路400 は、リファレンス回路450および信号回路402とい う2つの主要な回路部分を含んでいる。図4からわかる 20 ように、リファレンス回路450および信号回路402 は、概して構造が同様であり、プリアンプ段およびコン パレータ段をそれぞれ含んでいる。シングルサンプルセ ンス回路400は、上述したトリプルサンプルセンス回 路において電流ミラー段を採用するのとは異なり、バッ ファリングしたダイレクトインジェクション (direct i njection)プリアンプ段を利用する。信号回路402に 関して、検出すべきMRAMセル(410)を、演算増 幅器414の負の入力においてセンス回路に連結する。 上述したように、MRAMセルは、コンデンサ素子41 2と並列な抵抗素子R_MRAM (アレイ) 411とし て考慮することができる。演算増幅器414は、R_ref 制御信号を受け取るように正の入力に連結しており、R_ ref制御信号は、上述したセンス回路でのように、ダイ レクトインジェクショントランジスタ416のバイアス を制御するために使用可能である。トランジスタ416 は、信号回路402のコンパレー夕段のSIG1とラベ ルする入力ノードにプリアンプ段を連結する。

【0049】リファレンス回路450のプリアンプ段は、信号回路402のものと同じ構造を有する。MRA 40 Mセル460を、ダイレクトインジェクショントランジスタ466のバイアスを制御する演算増幅器464に連結する。しかし、リファレンス回路では、MRAMセル460は、MRAMアレイ記憶セルではなく、リファレンス比較のために特に設けるMRAMセルである。MRAMセル460は、抵抗素子R_MRAM(リファレンス)461を有し、これは、公称MRAM抵抗値を有する。リファレンスMRAMセルは、検出しているアレイにおけるMRAMセルと同じ方法で製造することが好ましく、これによって静電容量値412および462のマ 50

16

ッチングを促進する。ダイレクトインジェクショントランジスタ466は、リファレンスMRAMセルをREF1とラベルするリファレンス回路コンパレータ段の入力ノードに連結する。

【0050】再び信号回路402を参照して、コンパレ ータ段への入力は、入力ノードSIG1と接地の間に連 結する集積コンデンサ420を有する。入力ノードSI G1をまた、SIG1と電圧源VDDとの間に連結し、 リセット信号が制御するp型トランジスタ418の形態 をなして、それに連結したリセット回路も有する。ノー ドSIG1をさらに、第1のインバータ422の入力に 連結する。第1のインバータ422の出力を、第2のイ ンバータ424の入力に連結する。第2のインバータの 出力は、SIG2とラベルするコンパレータ段の出力ノ ードを提供する。信号回路の出力ノードSIG2を、ロ ジックゲートパストランジスタ430を介してレジスタ セル440の入力に連結する。レジスタセル440は、 上述した回路300のレジスタセル354に略等しい。 ロジックゲートパストランジスタ430を、後述するよ うに、リファレンス回路450の出力が制御する。

【0051】リファレンス回路450のコンパレータ段 は、信号回路のコンパレータ段と略同じ構造である。特 に、リファレンス回路のコンパレータ段REF1の入力 ノードを、集積コンデンサ470と、リセットトランジ スタ468と、第1のインバータ472との入力に連結 する。第1のインバータ472の出力は、第2のインバ ータ474へ入力を提供する。第2のインバータ474 の出力は、Run制御信号が制御するパストランジスタ4 76を介して、ノードREF2においてリファレンス回 路450の出力を提供する。出力ノードREF2は、上 記ロジックゲートパストランジスタ430を制御する。 【0052】上述したように、レジスタセル440は、 格納インバータ442および弱フィードバックインバー タ444を備え、上述したレジスタセル354と略同じ 構造をしている。この場合、レジスタセル440は、リ セット信号が制御するリセットプルアップトランジスタ 446を介して所定の状態にすることができる。

【0053】シングルサンプルセンス回路400は、少々、信号回路402とリファレンス回路450との間の信号レースのように動作する。リファレンス回路450はパストランジスタ430を制御し、信号回路402がレースに「勝つ」と、S1G2における出力が、パストランジスタ430がオフになる前にレジスタセル440の状態を変えることができる。逆に、リファレンス回路450が「勝つ」と、レジスタセルが変わる前にトランジスタ430をオフにする。

【0054】検出手順の開始時において、コンデンサ420および470の集積ノードSIG1およびREF1は、制御信号リセットをパルス生成することで略電圧VDDに共に上げられる。これはまた、レジスタセル44

0の入力をハイにプル(pull) することにより、レジス タセル出力の初期状態をReg_out=「0」にして、レジ スタセル440をリセットする作用も有する。パストラ ンジスタ476は、センス回路が動作中である間、Run 信号の表明により開いたままである。Run信号を、さら に後述する組み込み自己試験のためにオフにする。RE F1およびSIG1ノードをVDDに充電した状態で は、出力ノードREF2およびSIG2もまたハイであ り、これは、ロジックゲートパストランジスタ430が 開いており、かつレジスタ出力Reg_outがロー(ロジッ ク「O」) のままであることを意味する。Reset信号を オフにすると、プリチャージしたコンデンサ420およ び470が、各R_MRAM抵抗素子411および46 1を通る電流を放電することで集積を開始する。集積ノ ードSIG1における電圧が第1のインバータ422の 閾値電圧に達すると、そのインバータの出力が変わり、 出力ノードSIG2が初期ロジック「1」状態からロジ ック「0」状態に変化する。遷移が起こる時間は、集積 コンデンサ420の静電容量や、アレイの抵抗R_MR AM411の値によって影響を受ける集積レートに依存 20 する。R_MRAM411の値は、格納した状態に従っ て変化するため、アレイMRAMセル410の状態は、 SIG2遷移のタイミングに影響を与える。

【0055】リファレンス回路450は、信号回路40 2と同様な構造であるため、出力ノードREF2の初期 状態もまたロジック「1」である。REF2のロジック 「1」からロジック「0」への遷移のタイミングは、コ ンデンサ470およびリファレンスMRAMセル460 の抵抗R_MRAM461による影響を受ける。リファ レンスセル460は、アレイのMRAMセルのようにプ 30 ログラムすることができず、したがって、抵抗461の 値は固定している。コンデンサ470の静電容量値もま た、コンデンサ420の値のように固定している。した がって、所与の値のコンデンサ420および470につ いて、出力ノードSIG2およびREF2の遷移の相対 的なタイミングを、R MRAM (アレイ) 411にプ ログラムする抵抗が支配する。したがって、MRAMセ ル410が第1の状態である場合、SIG2の遷移がR EF2前に発生し、かつセル410が第2の状態である 場合、SIG2の遷移はREF2後に発生するように、 コンデンサ420および470の相対的な値を選択でき る。これは、セル410の第1の状態では、SIG2の 遷移により、レジスタ出力Reg_outが「0」から「1」 に遷移し、セル410の第2の状態では、Reg_outはロ ジック「0」のままであることを意味する。このため、 センスMRAMセルの状態を、レジスタセル出力Reg_ou tが示している。この検出方式は、トリプルサンプル検 出手順の場合のようにデータ破壊的ではないことに留意 する。

【0056】シングルサンプルセンス回路400の場

18

合、単一のパストランジスタ480を使用して、ハイノ ロー抵抗仕様試験を追加できる。試験パストランジスタ 480は、ノードREF2においてロジックゲートトラ ンジスタ430のゲートに制御入力列テストリファレン スを連結する。試験トランジスタ480を、別の制御信 号列テスト可能がオン/オフする。制御信号列テストリ ファレンスおよび列テスト可能は、図1において試験F SM112と呼ばれるような制御回路によって共に提供 できる。列テスト可能信号およびRun信号を、一度のト ランジスタ476および480の一方のみがオンになる ように制御する。これは、トランジスタ480がオンで あるとき、ノードREF2は、リファレンス回路450 からの妨害なく、列テストリファレンス信号によって制 御可能であることを意味する。 R_MRAM (アレイ) 抵抗411が特定した限度内にあるか否かを決定するた めに、以下に説明するように列テストリファレンス信号 を制御する。

【0057】試験トランジスタ480の使用可能 (enab le) に伴って、抵抗R_MRAM411が仕様内にある か否かを決定するために、列テストリファレンス信号を 制御する試験手順は、上述した回路302におけるトラ ンジスタ366の制御と同様である。信号回路402の 検出サイクル中に、第1の試験パルスを加え、セルの抵 抗が低すぎるか否かを決定する。第1のパルスの終わり は、許容下限にあるSIG2の遷移のタイミングに対応 するため、セル抵抗の特定した下限に対応する。第1の 試験パルスの後に、出力Reg_outが「0」のままである 場合、素子411の抵抗を、特定した下限よりも大きい と判定する。次に、第2の試験パルスを、回路402の 別の検出サイクル中に列テストリファレンス信号に加え る。第2の試験パルスの終わりは、許容上限にあるSI G2の遷移のタイミングと一致しているため、セル抵抗 の特定した上限に対応する。第2の試験パルスの後に、 出力Reg_outが「1」に変化した場合、素子411の抵 抗を、特定した上限よりも低いと判定する。したがっ て、第1の試験サイクルの結果がReg_out=「0」であ り、かつ第2の試験サイクルの結果がReg_out=「1」 である場合、MRAMセル410は、特定された許容可 能な限度内にある公称抵抗値を有すると決定される。相 対的なタイミングは、上述した図5のタイミング図を参 照して、容易に確認できる。

【0058】図3および図4に示した上述した回路は、本発明の特定の実施形態によるハイ/ロー抵抗試験を行うように構成したアナログセンスアンプの特定の例であり、ハイおよびロー抵抗を検出するこの方法は、他のタイプのセンスアンプとも機能する。特に、ハイおよびロー抵抗限度を検出する上記技法は、アナログおよびデジタル双方のセンスアンプを含む任意の集積センスアンプに適用可能であるものと予期される。

【0059】組み込み自己試験の第3のセットは、従来

のパターン試験である。すべて「1」と、すべて「0」と、「0」-「1」が交互になったものと、「1」-「0」が交互になったもののパターンとを、MRAMアレイに書き込み、そして読み出しする。パターンを、アレイ全体に書き込んでから、行毎に読み出しする。行読み出しプロセス中に、パターン値を排他的OR回路への入力として表明し、センスアンプが検出した値と比較し、その結果をセンスアンプデータI/O走査レジスタに格納する。

【0060】ハイ/ロー抵抗試験またはパターン試験によって検出したエラーを、センスアンプデータI/O走査レジスタに格納する。1つまたは複数のエラーを検出した場合、エラーフラグを行全体について報告する。図6に示す回路600は、すべてのセンスアンプデータI/O走査レジスタを監視し、データをワイヤードOR回路と組み合わせるために使用できる。センスアンプデータI/O走査レジスタをワイヤードOR回路に接続するため、1つはインバータを介し、1つは上述した抵抗仕様試験のエラー報告の形態を明らかにするため直接に接続する2つのパスを示している。

【0061】図示の回路600は、シフトクロック信号 SCLKおよびSCLKBが同期するシフトレジスタの 様式をなして配置する2つのセンスアンプ走査レジスタセル602および604を有する。第1の走査レジスタ602は、図4および図3に関連して上述したタイプのシングルまたはトリプルサンプルセンスアンプのようなMRAMセンスアンプ回路からの入力をそれぞれ受け取る。

【0062】また、第1の走査レジスタの入力には、パ ターン試験回路610も連結する。パターン試験回路6 30 10は、テストパターン入力「1」または「0」を表す ため、入力ノードT_Iをそれぞれプルアップまたはプル ダウンするために配置するトランジスタ612および6 14を含む試験パターン表明部分を有する。プルアップ およびプルダウンの各トランジスタを、入力書き込み信 号W1およびW0が制御する。ノードT₁を、試験パタ ーン読み出し回路および試験パターン書き込み回路の双 方に連結する。試験パターン読み出し回路は、パストラ ンジスタ618に直列接続した排他的ORゲート616 を含む。排他的ORゲートの入力を、センスアンプおよ 40 びノードT」から与える。パストランジスタ618から の試験パターン読み出し回路の出力を、次に、走査レジ スタの入力に接続する。CLKBが制御するクロックト ランジスタは、試験パターン回路610の入力と出力を 分ける。試験パターン書き込み回路は、ノードTIから 走査レジスタの入力まで試験パターン読み出し回路に並 列接続する別のパストランジスタ620を含む。

【0063】データを走査レジスタがMRAMアレイに対して入出力する方法を鑑みて、試験パターン書き込み回路および読み出し回路は並列に接続できる。要する

20

に、走査レジスタを、データの入力および出力の双方に 使用する。パストランジスタ618および620への制 御信号は、相互に排他的であるため、試験パターン書き 込み動作および読み出し動作の一方のみを一度に使用可 能にすることができる。書き込み動作中、パストランジ スタ620を使用可能にし、選択した二値状態を、プル アップトランジスタ612およびプルダウントランジス タ614の一方を使用して表明する。これにより、選択 したパターンを、標準的な様式で走査レジスタ I / Oを 介して、関連するMRAMセルに書き込める。次に、M RAMセルを上述したようにセンスアンプ回路を介して 読み出し、検出した二値レベルが回路610の入力時に 現れる。排他的ORゲート616は、書き込んだデータ と、読み出したデータとのあらゆる相違を検出し、パス トランジスタ618が使用可能であるときに、パターン 試験の結果を走査レジスタに格納する。

【0064】回路600内の走査レジスタセル604の ノードT2における出力は、連鎖回路のようにアレイの 次の列の走査レジスタ回路の入力に連結してもよい。こ のようにして連鎖した走査レジスタは、例えば、列エラ ーカウンタ110(図1)によって利用可能なパターン 試験エラーベクトルを格納できる。

【0065】上記説明からわかるように、回路600内の走査レジスタの出力におけるノード T_2 は、上記抵抗仕様試験およびパターン試験の双方の組み込み自己試験結果を、個々の試験を実行する際に受け取る。すべての試験結果を登録可能にするため、回路600内の走査レジスタ出力から提供する試験結果を、図2に関連して説明した行ワイヤードOR回路と同様の構造である列ワイヤードOR試験回路630を、Test_Col入力信号が制御し、Test_Col入力信号は、例えばテストFSM112(図1)が考慮している行を選択したとき、ワイヤードOR回路の出力をエラーフラグ列レジスタ640にのみ使用可能にする

【0066】ノードT2と列ワイヤードOR回路630との間には、自己試験回路からの一貫性すなわちエラー報告を確実にするために使用する選択回路622がある。選択回路622は、パストランジスタ624を含む第1の回路アームを有する。MRAMセルが試験をパスした場合、実行している特定の自己試験が論理「1」を戻すときに、パストランジスタ624を使用可能にする。選択回路622の第2の回路アームは、パストランジスタ628と直列接続したインバータ626を有する。実行している特定の試験がロジック「0」という予期されるパス結果を有する場合に、選択回路622は、試験回路が検出したMRAMセルエラーをテストFSM(図1)へと組み込み可能なエラーフラグ列レジスタ640に一貫して記録できるようにする。

【0067】列試験回路が報告したエラーは、ECC (エラー修正回路) で修正可能な単一ピットエラーであ っても、またはその行を「不良」な行としてマークする よう保証するマルチビットエラーであってもよい。行を 「不良」とマークするのに十分な数のエラーがあるか否 かを決定するために、カウンタを使用する。列エラーフ ラグが、エラー状態が存在することを示す場合、センス アンプデータ I / O走査レジスタ内のデータを、列エラ ーカウンタ(図1における110)にシフトする。行工 ラーカウンタが外部ECCで修正不可能であると決定す 10 る値を超えると、該行を「不良」とマークすることがで きる。組み込み自己試験回路が生成したエラーデータ は、さらなる処理またはテスタへの報告のために外部回 路で収集してもよい。組み込み自己試験データを保持す るための外部回路の1つは、MRAMを使用して既知の 良好な記録領域にデータを書き込むように指示するシス テムが使用する「状態レジスタ」である。

【0068】本発明の好ましい実施は、広範囲にわたる 試験セットを行って、MRAMメモリアレイ内の欠陥を 見つけるために使用できるいくつかの組み込み試験集積 20 回路に関連する。行ワイヤードOR試験回路を使用し て、短絡した素子および開いた行を検出できる。動的ハ イ/ローメモリセル抵抗試験を、特別に構築したセンス アンプ回路の使用を介して実行する。パターン試験は、 センスアンプに集積した排他的OR回路および走査デー タI/〇レジスタを使用して行うことができる。ハイ/ ロー試験およびパターン試験からの出力は、個々のMR AMメモリ素子のパフォーマンスを検査する。ワイヤー ドOR回路は、ハイノロー試験結果とパターン試験結果 を組み合わせて、単一の列エラーフラグにするために使 30 用される。列エラーフラグを設定している場合、不良と マークした行におけるセルの数をカウントするようにエー ラー試験カウンタを含んでいる。列エラーカウントは、 その行のデータがECC修正可能であるか否かを決定す るために使用しうる。

【0069】いくつかの回路が利用する信号制御の要件を含む、本発明およびその好ましい実施形態の機能の詳細な説明に基づき、当業者の能力内で、図1におけるプロック形態で示すテストFSM回路112等の制御回路を構築すること可能である。制御回路は、上記において40詳細に考察かつ説明した制御信号を提供するために任意の所望の形態で構築することができ、集積回路の組み込み試験の分野の当業者は、例えば、回路に必要なシリコン領域を保持する望ましさを容易に認識するであろう。

22

【0070】本発明の上記詳細な説明は、例としてのみ提示したものであり、当業者は、本発明の範囲から逸脱せずに、本発明の特定の要素および配置に対して変更および変形を行いうる。例えば、本発明の原理を理解するために、いくつかの特定の回路を図示かつ説明しているが、本発明はこれらの構造に制限されない。

【図面の簡単な説明】

【図1】本発明の実施形態による組み込み自己試験回路を含むMRAMアレイのシステムブロック図である。

【図2】開いた行およびMRAM素子試験回路の短絡を示す簡略化した回路図である。

【図3】トリプルサンプルセンスアンプの一部としての ハイ/ローMRAM素子抵抗試験回路の回路図である。

【図4】シングルサンプルセンスアンプの一部としての ハイ/ローMRAM素子抵抗試験回路の回路図である。

【図5】ハイ/ローMRAM素子抵抗試験のタイミングシーケンスを示すタイミング図である。

【図6】列のハイ/ロー抵抗試験およびパターン試験ワイヤードOR回路の簡略化した回路図である。

【符号の説明】

102、202 メモリアレイ

106、200 第2の試験回路

108、300、400 第1の抵抗仕様試験回路

108、610 第3の試験回路

216、218、630 ワイヤードOR回路

204 列線

206 行線

208 出力

209 開いた行アドレス指定線

211 短絡したメモリセル

300、400 センスアンプ回路

210、310、410 各メモリセル

222 行エラーフラグレジスタ

354、440、602、604 走査レジスタ

360、362、364、366、480 抵抗仕様試 験回路

362、420、602、604 電荷集積回路

364、422、424 閾値回路


366、480、430 スイッチング回路

510、520 第1および第2の所定のタイミング信号


518、528 第1および第2の所定のタイミング信号限度

640 エラーフラグ列レジスタ







【図2】




【図3】




【図4】







【図6】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

G 0 1 R 31/28

(72) 発明者 ケネス・ジェイ・エルドレッジ アメリカ合衆国アイダホ州83709、ポイジ

ー, カマス・ストリート 11111

(72) 発明者 ラング・ティ・トラン

アメリカ合衆国カリフォルニア州95070.

サラトガ, ウッドブレイ・コート 5085